浅井 哲也 ( Asai Tetsuya )

システムID: tasai
浅井 哲也 (アサイ テツヤ)
Asai Tetsuya
メールアドレス:(ログイン後閲覧できます)
Web:http://lalsie.ist.hokudai.ac.jp/~asai/
所属班A04班 恊働機能の設計・計測
研究課題粗粒デバイスのための新規情報処理アーキテクチャの開拓
役割研究代表者
役職教授
所属研究機関北海道大学
大学院情報科学研究科 情報エレクトロニクス専攻 集積ナノシステム研究室(LINAS)
所在地 〒060-0814
北海道 札幌市北区北14条西9丁目
電話番号(ログイン後閲覧できます)
FAX番号(ログイン後閲覧できます)
専門分野集積回路工学, 非線形科学
研究キーワード新概念アーキテクチャ,ゆらぎ利用情報処理,生体模倣情報処理

Papers List

2016

[8] Design and evaluation of single-electron associative memory circuit [重要文献]

M. Takano; T. Asai; T. Oya
International Journal of Parallel, Emergent and Distributed Systems, 259 - 270, 2016
DOI: 10.1080/17445760.2016.1165219

2014

[7] Memristor-CMOS-hybrid synaptic devices exhibiting spike-timing-dependent plasticity

Asai T.
VLSI: Circuits for Emerging Applications (Eds. Wojcicki T. and Iniewski I. ), , 2014

[6] Explorations in Morphic Architectures

Asai T.; Peper F.
Emerging Nanoelectronic Devices( Ed.Chen A.), in press, , 2014

[5] Reaction-diffusion media with excitable Oregonators coupled by memristors

Asai T.
Memristor Networks ( Eds. Adamatzky A. and Chua L. ), in press, , 2014

[4] FPGA-based design for motion-vector estimation exploiting high-speed imaging and its application to motion classification with neural networks

Mori M. ; Itou T.; Ikebe M.; Asai T.; Kuroda T.; Motomura M.
Journal of Signal Processing, 18, in press, , 2014

2013

[3] FPGA implementation of single-image super resolution based on frame-bufferless box filtering

Sanada Y.; Ohira T.; Chikuda S.; Igarashi M.; Ikebe M.; Asai T.; Motomura M
Journal of Signal Processing, 17, 4, 111 - 114, 2013/7/39
DOI: 10.2299/jsp.17.111

[2] Chaotic resonance in forced Chua's oscillators [重要文献]

Ishimura K.; Asai T.; Motomura M.
Journal of Signal Processing, 17, 6, 231 - 238, 2013/11/25
DOI: 10.2299/jsp.17.231

[1] C-based design of window join for dynamically reconfigurable hardware

Fukuda E.S.; Kawashima H.; Inoue H.; Asai T.; Motomura M
Journal of Computer Science and Engineering, 20, 2, 1 - 9, 2013/11